广东工业大学教师主页平台管理系统武继刚--中文主页-- G. Jiang, J. Wu, Y. Wang, Y. Ha, J. Sun. “Reconfiguring Three-dimensional Processor Arrays for Fault-tolerance: Hardness and Heuristic Algorithms.”

当前位置: 中文主页 >> 科学研究 >> 论文成果

G. Jiang, J. Wu, Y. Wang, Y. Ha, J. Sun. “Reconfiguring Three-dimensional Processor Arrays for Fault-tolerance: Hardness and Heuristic Algorithms.”

点击次数：

DOI码：10.1109/TC.2015.2389846

发表刊物：IEEE Transactions on Computers

关键字：Logic arrays , Three-dimensional displays , Parallel processing , Fault tolerance , Fault tolerant systems , Indexes , Circuit faults

备注：CCF A类

论文类型：期刊论文

文献类型：J

卷号：64

期号：10

页面范围：2926-2939

是否译文：否

发表时间：2015-01-08

收录刊物：SCI

发布期刊链接：https://ieeexplore.ieee.org/document/7004861

上一条： J. Wu, X. Han. Tight Upper Bound for Accelerating Reconfiguration of VLSI Arrays, Journal of Circuits 下一条： G. Jiang, J. Wu, J. Sun, Y. Gao. Flexible Rerouting Schemes for Reconfiguration of Multiprocessor Arrays

武继刚(教授)